ЛОГИЧЕСКИЕ СХЕМЫ

ЛОГИЧЕСКИЕ СХЕМЫ

Физ. устройства, реализующие функции матем. логики. Л. с. подразделяют на 2 класса: комбинационные схемы (Л. с. без памяти) и послед овател ьностные схемы (Л. с. с памятью). Л. с. являются основой любых систем (различных назначений и физ. природы) обработки дискретной информации. Л. с. может быть представлена в виде многополюсника (рис. 1), на к-рый поступает п входных сигналов и с к-рого снимается т выходных сигналов. При этом как независимые (логические) переменные Х 1 ,......, Х n , так и ф-ции Y 1 ,..., Y n , также наз. логическими, могут принимать к.-л. значения только из одного и того же конечного множества значений.

Наиб. распространены т. н. двоичные Л. с., для к-рых всё сигналов ограничено двумя значениями, отмечаемыми символами 1 и 0 и подчиняющимися условию: a =1, если и а =0, если Для представления чисел с помощью двоичных переменных 0 и 1 чаще всего применяют т. н. позиционный двоичный код, в к-ром разряды двоичного числа расставлены по степеням числа 2:

Напр., двоичное число 1101 2 =1*8+1*4+0*2+1*1 = 13. Поэтому при описании работы Л. с. необходимо различать, выступает данный в качестве числа или в качестве логич. переменной.

Для описания работы Л. с. используют табличный или аналитич. способы. В первом случае строят т. н. таблицу истинности, в к-рой приводятся все возможные сочетания входных сигналов (аргументов) и соответствующие им значения выходных сигналов (логич. ф-ций). В двоичной логике число разл. сочетаний из п аргументов равно 2 n , а число логических ф-ций Логич. ф-ции одного и двух независимых аргументбв, т. н. элементарные логич. ф-ции, приведены в табл. 1.

	Функции (операции)	Аргументы:	Выражение через 3 осн. операции	Название логич. ф-ций
		X 1 0 0 1 1 Х 2 0 1 0 1
				константа нуль
				конъюнкция (операция И)
				запрет по Х 2
				тождественность X 1
				запрет по X 1
				тождественность X 2
				сумма по модулю два
				дизъюнкция (операция ИЛИ)
				стрелка Пирса (операция ИЛИ -НЕ)
				равнозначность
				отрицание Х 2 (операция НЕ)
				импликация от X 2 к X 1
				отрицание Х 1 (операция НЕ)
				импликация от X 1 к X 2
				штрих Шеффера (операция И - НЕ)
				константа единица

Для всех ф-ций приведены таблицы истинности (столбец 2). При аналитич. описании работы Л. с. используют спец. символы, обозначающие нек-рые логич. операции (столбец 1). Так, черта над переменной обозначает логич. операцию НЕ (логич. отрицание или инверсия), символ - логич. операцию ИЛИ (логич. сложение или дизъюнкция), символ умножения (точка) - логич. операцию И (логич. умножение или конъюнкция). Три перечисленные ф-ции часто наз. основными, т. к. они в совокупности составляют функционально полную систему, с помощью к-рой можно выразить любую другую логич. ф-цию, как это показано в столбце 3 таблицы. Вообще же функциональной полнотой обладают мн. системы ф-ций, в частности каждая из ф-ций И-НЕ или ИЛИ-НЕ .

В табл. 1 приведены все ф-ции одного и двух аргументов; нек-рые из этих ф-ций могут быть распространены и на те случаи, когда число переменных больше двух. Напр., справедливы равенства

Логические . Л. с., выполняющая одну из элементарных логич. операций, наз. логич. элементом (ЛЭ). ЛЭ имеет один или неск. входов, на к-рые поступают сигналы X i , и один выход. При этом выходной сигнал Y элемента не должен оказывать обратного воздействия на входной сигнал (однонаправленность ЛЭ). ЛЭ изображают прямоугольником, в верхней части к-рого обозначают символ операции. Входы показывают с левой стороны прямоугольника, выходы с правой. Операцию инверсии отмечают кружком у соответствующего выхода (рис. 2). Л. с. любой сложности можно построить из любого функционально полного набора ЛЭ путём соединения выходов одних элементов со входами других. Напр., для осуществления логич. операции

Суммирование по модулю два (строка У 6 в табл. 1) можно собрать схему, состоящую из 5 элементов, выполняющих операции НЕ, ИЛИ и И (рис. 3). К ЛЭ предъявляется комплекс требований, нередко имеющих взаимоисключающий характер, напр. большое быстродействие и малое энергопотребление, высокая надёжность и низкая себестоимость, небольшие габариты и и высокая технологичность произ-ва. Из всех возможных разновидностей ЛЭ (электромеха-нич., пневматич., электронных, оптич. и т. п.) совокупности всех требований наилучшим образом удовлетворяют полупроводниковые элементы, т. н. логич. (цифровые) полупроводниковые интегр. микросхемы, ИМС (см. Цифровые устройства, ). Простейшим ЛЭ является инвертор, к-рый может быть реализован на однотранзисторном усилит. каскаде, работающем в режиме электронного ключа (рис. 4, а). Если на вход этого усилителя подать достаточно высокое положит. (логич. сигнал 1), то откроется и напряжение на его выходе упадёт (логич. сигнал 0). И наоборот, при низком уровне входного сигнала транзистор будет заперт и напряжение на его выходе будет максимальным (логич. сигнал 1). Простейший элемент типа И-НЕ (рис. 4, б )получится при добавлении к инвертору на транзисторе входной логич. схемы И на многоэмиттерном транзисторе Т 1 . (см. Транзистор биполярный). Если на все входы транзистора Т 1 . поданы сигналы высокого уровня, то соответствующие базовые переходы Т 1 . будут закрыты. Тогда , протекающий через резистор R 1 и два последовательно включённых перехода транзисторов Т 1 . (база - коллектор) и Т 2 (база-эмиттер), открывает выходный транзистор Т 2 . Если же на один или несколько входов X i подано низкое напряжение (логич. 0), то открываются соответствующие переходы эмиттер-база транзистора Т 1 . При этом практически весь ток, текущий через R 1 пойдёт через открытый эмиттерный переход, т. к. его сопротивление значительно меньше сопротивления двух последовательно включённых переходов, и транзистор Т 2 окажется запертым. Широкое применение находят и др. типы ИМС. Это вызвано тем, что схемные и технологич. особенности определяют, как минимум, 2 самых важных параметра логич. микросхем: быстродействие и потребляемую (для совр. ЛЭ в интегр. исполнении переключения из одного в др., т, е. быстродействие ЛЭ, составляет от 50 до 0,2 нc при потребляемой мощности от 0,001 до 40 мВт). Эти параметры противоречивы, и в рамках одной технологии при улучшении одного неизбежно ухудшается другой, в связи с чем общее число типов ИМС, имеющих разл. сочетание осн. параметров и выполненных по разным технологиям, непрерывно расширяется.

Из ЛЭ разл. типа собирают более сложные функционально законченные устройства (операц. элементы, ОЭ), выполняющие определённые (не элементарные) логич. операции над входными сигналами и строящиеся по комбинационной и последовательностной схемам.

Комбинационные схемы - Л. с. без запоминания переменных - схемы, в к-рых в любой момент времени значения выходных сигналов однозначно определяются значениями входных сигналов X i . Наиб. распространёнными типами комбинац. схем являются ЛЭ (простейшие комбинац. схемы) и ОЭ . типов: кодов (шифраторы и дешифраторы), коммутаторы (мультиплексоры и демультиплексоры), ариметич. устройства (компараторы, сумматоры и пр.).

Шифратор (кодировщик) - ОЭ, преобразующий единичный сигнал на одном из п входов в m -разрядный выходной код. Напр., на пульте ввода информации имеется 10 клавиш с номерами i=0, 1, ..., 9. При нажатии i -й клавиши на вход шифратора подаётся единичный сигнал X i . На выходе шифратора должны появиться сигналы, отображающие двоичный код (Y 3 , . . ., Y 0) входного сигнала X/. Как видно из таблицы истинности шифратора (табл. 2), в этом случае нужна комбинац. схема с десятью входами и четырьмя выходами. На выходе Y 0 единица появляется при нажатии любой нечётной клавиши, т. е. Y 0 = Для остальных выходов логич. ф-ции имеют вид

Следовательно, для реализации шифратора необходимы четыре элемента ИЛИ: пятивходовый, два четырёхвходовых и двухвходовый. Схема шифратора и его условно-графич. обозначение показаны на рис. 5, а, б.

Дешифратор (декодировщик) - ОЭ, преобразующий n -разрядный входной код в сигнал только на одном из своих m выходов. Дешифратор двоичного n -разрядного кода имеет 2 n выходов. Таблицу истинности дешифратора, переводящего двоичный код в десятичное число (код "1 из 10"), можно получить из табл. 2, взаимно поменяв в ней местами входные и выходные переменные. По таблице истинности составляются логич. ф-ции и схема дешифратора. условно-графич. обозначения дешифратора трёхразрядного двоичного кода в код "1 из 8" см. на рис. 6.

Мультиплексор - ОЭ, осуществляющий адресное переключение заданного числа входных сигналов на один выход. Мультиплексор имеет два вида входов: информационные (Х 0 , ..., Х n ) и адресные (А 0 , ..., А m ). Выбор информац. линия производится кодом, поступающим на адресные входы. Поэтому на выход устройства передаются сигналы с того информац. входа X i , номер к-рого соответствует двоичному коду на адресных входах А т, ...., А 0 . Схему и условно-графич. обозначение мультиплексора на четыре входа см. на рис. 7. Из схемы следует, что

Для увеличения числа информац. входов необходимо увеличивать число адресных входов, т. к. п=2 т.

Демультиплексор - ОЭ, осуществляющий адресное подключение одного входного сигнала X к одному из множества выходов Y 0 , . . ., Y n . Сигнал X, поступающий на информац. вход, передаётся на тот выход Y i , номер к-рого задан адресными сигналами А m , . . ., А 0 . Логика выбора адреса в демультиплексоре такая же, как и в мультиплексоре. Схему и условно-графич. обозначение демультиплексора на 4 выхода см. на рис. 8.

Компаратор - ОЭ, производящий сравнение двух чисел А и В. Результат сравнения отображается единичным логич. уровнем на одном из трёх выходов компаратора Y A=B , Y Y Таблица истинности одноразрядного компаратора весьма проста (табл. 3). По ней легко составить логич. ф-ции

и схему данного устройства (рис. 9).

Сумматор - ОЭ, выполняющий операцию сложения неск. чисел. Двоичный сумматор является достаточно универсальным элементом и используется также при выполнении операций вычитания, умножения и деления. При сложении двух многоразрядных двоичных чисел в каждом i -м разряде находится сумма трёх чисел по модулю два (А i , В i ) и , поступившего из младшего разряда - P i- 1 ), и формируется сигнал переноса в старший разряд - Р i . По таблице истинности одноразрядного сумматора (табл. 4) составляют логич. ф-ции для выходных величин:

По этим ф-циям строят схему сумматора (рис. 10) на двух элементах СУММА ПО МОДУЛЮ 2, трёх элементах И и одном элементе ИЛИ. Для сложения многоразрядных чисел используют многоразрядные сумматоры, к-рые в простейшем случае получают последоват. соединением одноразрядных сумматоров (рис. 11).

Таб л. 2

	Входы (десятичное число X i )	Выходы (двоичный

		Выходы

				Выходы
	слагаемые		перенос		перенос
	А i	в i	P i -l		Р i

Рассмотренный способ реализации разл. комбинац. схем на основе ЛЭ не является единственно возможным.

Для этих же целей можно использовать и постоянные запоминающие устройства (ПЗУ), в к-рых записаны необходимые таблицы истинности. При этом роль адреса, выбираемого из ПЗУ слова, будут играть входные сигналы (аргументы), а роль реализуемой логич. ф-ции - слово, записанное в ПЗУ по этому адресу.

Последовательностные схемы - Л. с. с запоминанием переменных - схемы, выходные сигналы к-рых зависят не только от значения входных сигналов в данный момент времени, но и от последовательности значений входных сигналов в предшествующие времени. Последовательностные схемы собираются из комбинационных путём введения в них обратных связей. Простейшим последовательностным устройством является RS-триггер, наз. также базовым элементом последовательностной логики. Базовые элементы лежат в основе всех остальных устройств последовательностной логики: многофункциональных триггеров разл. типа, регистров, счётчиков, многих видов запоминающих устройств.

Работу последовательностных схем обычно рассматривают в дискретном времени, состоящем из отд. интервалов - тактов. Длительность отд. тактов несущественна, при этом они могут быть как равными, так и различными. Изменение выходных сигналов последо-вательностного устройства может происходить только в начале (или конце) нового такта. В обозначения входных и выходных сигналов помимо их номера может включаться и обозначение номера такта; так и означают выходной сигнал Y i в п- мтакте и в следующем, (n +1)-м, такте. Последовательностные схемы обычно описывают при помощи таблиц переключений или переключат. ф-ций, представляющих собой таблицы истинности и логич. ф-ции, составленные с учётом номера такта. При описании таких схем используют также и временные диаграммы.

Триггеры -Последовательностные элементы с двумя устойчивыми выходными состояниями (0 или 1). Под действием входных сигналов способен переключаться в др. состояние с противоположным выходным сигналом. Осн. назначение - запоминание двоичной информации, заключающееся в сохранении триггером заданного состояния после прекращения действия переключающего сигнала. Простейший RS-триггер представляет собой устройство из двух ЛЭ D1 и D2 типа ИЛИ-НЕ (или И-НЕ), охваченных перекрёстной положительной обратной связью (рис. 12). Он имеет два свободных (управляющих) входа, обычно обозначаемых буквами R (от англ. reset - возврат) и S (англ. set - установка), и два выхода: прямой (Q) и инверсный Состояние триггера определяется по сигналам на его прямом выходе, т. е. считают, что находится в единичном состоянии, если 0 = 1 и и в нулевом состоянии, если Q=0 и Как видно из схемы рис. 12, состояние триггера может быть определено из логич. ф-ций элементов ИЛИ-НЕ: Q (для D 1) и = (для D2 ). Анализ состояния триггера в каждом из п тактов необходимо начинать с того элемента (D 1или D 2), на управляющем входе к-рого появилась 1. В этом случае, независимо от сигнала на 2-м входе этого элемента - выходного сигнала др. элемента в конце предыдущего, ( п- 1)-го такта,- на его выходе возникнет 0. Сигнал логич. О по цепи обратной связи поступает на др. элемент и совместно со вторым управляющим сигналом определяет его выходное состояние. Всего возможны четыре комбинации управляющих сигналов:

R = l и S=0, тогда и т. е. происходит установка триггера в нулевое устойчивое состояние (Q "=0 и независимо от состояния триггера в предыдущем, ( п- 1)-м такте;

R=0 и S=1, тогда Q n =00=1, т. е. триггер устанавливается в единичное устойчивое состояние независимо от предыдущего состояния;

R = S=0, тогда и т. е. состояние триггера в n -м такте осталось таким же, как и в предыдущем, ( п- 1)-м, такте;

R=S = 1, тогда Q n = и т. е. оба выходных сигнала равны 0, что не позволяет однозначно определить состояние системы.

Комбинации управляющих сигналов определяют и соответствующие режимы работы триггера: режим записи 0 (режим возврата), режим записи единицы (режим установки), режим хранения информации Q n = Q n -1 и запрещённый (неоднозначный) режим Переход RS -триггера из одного режима в другой показан на рис. 13. Стрелками указана последовательность появления выходных сигналов триггера при подаче единичных сигналов на S- и R-входы в режимах записи О и 1, а пунктирными линиями - неопределённые (случайные) значения (или 0, или 1) хранимой информации после перехода триггера из запрещённого режима (7-й такт) в режим хранения (8-й. . .10-й такты).

Возможность перехода RS -триггера в случайное состояние при выходе из запрещённого режима работы является крупным его недостатком. Поэтому в последовательностных Л. с. используются, как правило, сложные триггеры, у к-рых нет запрещённых режимов работы. Любой тип сложного триггера состоит из базовой ячейки памяти RS -триггера) и устройства управления, к-рое представляет собой Л. с., преобразующую входную информацию в R- и S-сигналы.

Простейшую схему управления имеет статич. D -триггер (рис. 14, а). Его управляющее устройство - комбинац. схема, состоящая из инвертора и двух ЛЭ И. Сигналы, предназначенные для записи, поступают на вход D. На вход синхронизации С подаются тактовые импульсы (синхроимпульсы), определяющие момент записи. Как видно из рис. 14, a , S=D*C, a R = Следовательно, при С=0 независимо от значения D имеем S=R=0, т. е. RS -триггер находится в режиме хранения информации. При С=1 либо S-, либо R-сигнал равен 1 и триггер находится в режиме записи единицы (при D = l) или нуля (при D=0). Сигнал на выходе Q может измениться только в первой части каждого такта, пока на входе С имеется сигнал единичного уровня (рис. 14, б ). Во второй части такта (при С=0) триггер находится в режиме хранения информации, и поэтому выходной сигнал задерживается до окончания того такта, в к-ром он был записан. Так, единичный сигнал на входе D заканчивается задолго до конца 0-го и 3-го тактов, а на выходе триггера он задерживается до начала 1-го и 4-го тактов. Недостатком статич. D-триггера является сквозная передача информации с D-входа на выход во время действия синхроимпульса, в результате чего сигнал на выходе триггера может измениться неск. раз в пределах одного такта (напр., 2-й такт, рис. 14, б).

В динамич. D-триггере, свободном от недостатков статич. Д-триггера, запись информации производится только во время одного изперепадов напряжения (или из 0 в 1, или из 1 в 0) на входе С, и поэтому выходной сигнал может измениться только один раз в пределах такта . Условно-графич. обозначение одного из динамич. D -триггеров см. на рис. 15.

Соединив в динамич. D -триггере инверсный выход с информац. входом D (рис. 16, а), получают счётный T -триггер, к-рый имеет только один управляющий вход Т (рис. 16, б). Первоначально на выходе Q этого триггера - нулевой сигнал (рис. 16, в ), а на входе D==1. По фронту первого синхроимпульса единичное состояние с D-входа перепишется на выход Q и соответственно на выходе и входе D появится нуль. В след. такте на D-выход будет переписан нулевой сигнал с D-входа. Т. о., на выходе T -триггера будет меняться на противоположную по приходу каждого счётного синхроимпульса, а число выходных импульсов уменьшится в два раза по сравнению с числом входных импульсов.

Регистр - последовательностный ОЭ, предназначенный для хранения и (или) преобразования многоразрядных двоичных чисел. Регистр состоит из набора триггеров, число к-рых равно макс. разрядности хранимых чисел.

Простейший регистр - регистр с параллельным вводом информации. Схему и условно-графич. обозначение 4-разрядного регистра на D-триггерах см. на рис. 17.

Параллельный двоичный 4-разрядный код поступает на информац. входы D1, . . ., D4 всех триггеров и записывается в регистр по приходу синхроимпульса С. В промежутках между синхроимпульсами происходит подготовка новой входной информации, а её смена в регистре осуществляется по очередному синхроимпульсу. Такие регистры в основном используются в системах оперативной памяти (см. Памяти устройства). Схема регистра с последоват. вводом информации, выполненного на D-триггерах с динамич. управлением, и его временные диаграммы см. на рис. 18. По приходу синхроимпульса С в первый триггер записывается код (О или 1), находящийся в этот момент на его D-входе. Каждый следующий триггер по этому же синхроимпульсу переключается в состояние, в к-ром в этот момент находился предыдущий триггер. Это происходит потому, что выходное состояние триггера изменяется с нек-рой задержкой относительно фронта синхроимпульса, равной времени срабатывания триггера (рис. 18, б). Следовательно, при последоват. соединении триггеров каждый синхроимпульс сдвигает код числа в регистре на один разряд, и поэтому для записи n -разрядного кода требуется п синхроимпульсов. Напр., в регистр вводится двоичный 4-разрядный код 1011 (рис. 18, б). По 1-му синхроимпульсу в 1-й триггер записывается единица старшего разряда. По 2-му синхроимпульсу эта единица перепишется с выхода 1-го на выход 2-го триггера, а в 1-й триггер запишется нуль (следующий разряд кода). Таким же образом после прихода 4-го синхроимпульса в регистре окажется записанным число Q 4 -1. Q 3 -0, Q 2 -1. Q 1 -1. Дo прихода след. импульса последовательно введённый 4-разрядный код будет храниться в регистре в виде параллельного кода, к-рый можно считывать с выходов Q 4 , . . ., Q 1 .

Большое распространение получили универсальные регистры , способные записывать и считывать числа как в последовательном, так и в параллельном кодах. Поэтому их можно использовать для преобразования последоват. кода в параллельный и наоборот, выполнения нек-рых арифметич. и логич. операций. Благодаря своей многофункциональности регистры стали одними из наиболее распространённых ОЭ в системах автоматики и вычислит. техники.

Счётчик - последовательностный ОЭ, предназначенный для счёта импульсов, поступивших на его вход. Счётчик состоит из цепочки триггеров, число к-рых определяет его разрядность, а следовательно, и число разл. состояний счётчика, к-рое наз. коэф. (модулем) счёта - К. Если кол-во входных импульсов больше модуля счёта, то через каждые К импульсов счётчик возвращается в исходное состояние и цикл счёта начинается сначала.

Простейшим одноразрядным счётчиком с К=2 является одиночный T -триггер, меняющий своё состояние на противоположное под действием каждого входного импульса. Если за нач. состояние триггера принять Q=0, то по приходу 1-го импульса он перейдёт в новое состояние с Q = l, а при поступлении 2-го импульса снова вернётся в исходное состояние с Q=0 и счёт может начинаться сначала. Цепочка из т счётных триггеров образует последоват. m -разрядный двоичный счётчик. Результат счёта отображается на выходах всех триггеров Q m ,....,Q 1 в виде параллельного двоичного кода числа сосчитанных импульсов, к-рый может принимать значения от 0, . . ., О до 1, . . ., 1. Т. к. число разрядов равно т, а каждая переменная может принимать лишь два значения (0 или 1), то число возможных состояний К=2 m . Макс. число импульсов, при к-ром счётчик полностью заполняется единицами, равно (2 m -1), т. к. с приходом 2 m -го импульса счётчик опять переходит в нулевое состояние.

На рис. 19, а приведена схема 4-разрядного двоичного счётчика на T -триггерах, срабатывающих по заднему фронту при переходе из 1 в 0 входного сигнала. Условно-графич. обозначение счётчика и его временные диаграммы см. на рис. 19, б. Диаграммы начинаются с момента, когда счётчик заполнен, т. е. на всех его выходах находятся сигналы единичного уровня - 1111. Число импульсов, подсчитанных счётчиком к этому времени, 1111 2 =1*2 3 +1*2 2 +1*2 1 +1*2 0 =15, что соответствует последнему (2 4 -1) его состоянию. По заднему фронту следующего (16-го) импульса все триггеры последовательно переключаются (стрелки на диаграмме) и счётчик переходит в исходное (нулевое) состояние. С приходом каждого след. импульса параллельный двоичный код на выходе счётчика будет увеличиваться на единицу, пока снова не наступит переполнение счётчика.

Рассмотренный суммирующий счётчик можно преобразовать в вычитающий, у к-рого выходной код будет уменьшаться на единицу с приходом каждого счётного импульса. Для этого достаточно входы синхронизации 2-го и следующих триггеров подключить не к прямым, а к инверсным выходам предыдущих триггеров.

Наиб. часто используются счётчики с коэф. счёта, не равным 2 m . Напр., в электронных часах необходимы счётчики с модулем К= 6(десятки мин), K = 10 (единицы мин), К= 7(дни недели). Для построения счётчика с можно использовать цепочку из т триггеров, для к-рой выполняется условие Очевидно, такой счётчик имеет лишние устойчивые состояния (2 m - - К). Их исключают, вводя обратные связи в цепь сброса счётчика в нулевое состояние, в том такте работы, когда счётчик досчитывает до числа К. Напр., для счётчика с K =5 нужны три триггера, т. к. Счётчик должен иметь пять устойчивых состояний N =0, 1, 2, 3, 4. В том такте, когда он должен перейти в устойчивое состояние N =5, его необходимо установить в исходное нулевое состояние. В схему такого счётчика (рис. 20, а) помимо трёх триггеров включают логич. элемент И, на к-рый подают выходные сигналы счётчика, соответствующие первому запрещённому состоянию, т. е. числу 5. С выхода элемента И сигнал сброса поступает на входы установки триггеров в 0 (R-входы). Как видно из диаграммы (рис. 20, б), в самом начале 6-го состояния (число 5) на обоих входах элемента И появляются логич. 1, вызывающие появление сигнала R = l, сбрасывающего счётчик в исходное состояние. После сброса триггера в нуль исчезает и единичный R-сигнал в цепи обратной связи и счётчик снова готов к работе в новом цикле.

Счётчики могут выполнять ф-ции делителей частоты, т. е. устройств, формирующих из импульсной последовательности с частотой f вх, импульсную последовательность f вых на выходе последнего триггера с частотой

Помимо рассмотренных простейших типов счётчиков существует большое кол-во более совершенных, но и значительно более сложных конструкций, обладающих лучшими параметрами и дополнит. функциональными возможностями .

Осн. типы Л. с. являются базой для построения разнообразных цифровых устройств ( процессоров, памяти устройств и пр.), из к-рых состоят совр. и системы автоматич. управления объектами и процессами.

Лит.: 1) Савельев А. Я., Арифметические и логические основы цифровых автоматов, М., 1980; 2) Зельдин Е. А., Цифровые интегральные микросхемы в информационно-измерительной аппаратуре, Л., 1986; 3) 3алманзон Л. А., Беседы об автоматике и кибернетике, М., 1981; 4) Мальцева Л. А., Фромберг Э. М., Ямпольский В. С., Основы цифровой техники, М., 1986; 5) ГОСТ 2

логические схемы с низким уровнем - логические микросхемы — [Л.Г.Суменко. Англо русский словарь по информационным технологиям. М.: ГП ЦНИИС, 2003.] Тематики информационные технологии в целом Синонимы логические микросхемы EN low level logic … Справочник технического переводчика

логические схемы (устройства) управления - — [Я.Н.Лугинский, М.С.Фези Жилинская, Ю.С.Кабиров. Англо русский словарь по электротехнике и электроэнергетике, Москва, 1999 г.] Тематики электротехника, основные понятия EN control logic … Справочник технического переводчика

логические схемы коммутации - коммутирующая логика — [Л.Г.Суменко. Англо русский словарь по информационным технологиям. М.: ГП ЦНИИС, 2003.] Тематики информационные технологии в целом Синонимы коммутирующая логика EN switching logic … Справочник технического переводчика

логические схемы на (магнитных) сердечниках - — [Я.Н.Лугинский, М.С.Фези Жилинская, Ю.С.Кабиров. Англо русский словарь по электротехнике и электроэнергетике, Москва, 1999 г.] Тематики электротехника, основные понятия EN core logic … Справочник технического переводчика

логические схемы на переключателях тока - — [Я.Н.Лугинский, М.С.Фези Жилинская, Ю.С.Кабиров. Англо русский словарь по электротехнике и электроэнергетике, Москва, 1999 г.] Тематики электротехника, основные понятия EN current mode logiccurrent sinking logiccurrent steering logic … Справочник технического переводчика

логические схемы на пороговых элементах - — [Л.Г.Суменко. Англо русский словарь по информационным технологиям. М.: ГП ЦНИИС, 2003.] Тематики информационные технологии в целом EN threshold logic … Справочник технического переводчика

логические схемы переключения при отказе - — [Я.Н.Лугинский, М.С.Фези Жилинская, Ю.С.Кабиров. Англо русский словарь по электротехнике и электроэнергетике, Москва, 1999 г.] Тематики электротехника, основные понятия EN failover logic … Справочник технического переводчика

логические схемы с буферными усилительными элементами - — [Л.Г.Суменко. Англо русский словарь по информационным технологиям. М.: ГП ЦНИИС, 2003.] Тематики информационные технологии в целом EN buffered logic … Справочник технического переводчика

логические схемы с внутренней синхронизацией - — [Л.Г.Суменко. Англо русский словарь по информационным технологиям. М.: ГП ЦНИИС, 2003.] Тематики информационные технологии в целом EN self checking logic … Справочник технического переводчика, Логические схемы разработаны в соответствии с учебной программой курса`Экономическая безопасность хозяйствующих субъектов`. Пособие предназначено для оказания методической помощи слушателям в… ,

Учитель:
Семенцова С. В.
01.10.2004г.

1. продолжить развитие навыков логического анализа;
2. выработать умение корректно и логически безупречно формулировать определение понятий;
3. продолжить решение логических задач с целью тренировки ума и его развития;
4. научить выполнять вычисления по логическим схемам, и строить логические выражения.

«…Употребляйте с пользой время:
Учиться надо по системе.
Сперва хочу Вам в долг вменить
На курсы логики ходить.
Ваш ум, не тронутый доныне,
На них приучат к дисциплине,
Чтоб взял он направленья ось,
Не разбредаясь вкривь и вкось».
В.Гете «Фауст» ч. I «Ночь»

Ход урока.

I. Орг.момент. (2 мин). Приветствовать учащихся, отметить отсутствующих. Объявить цели урока: Сегодня мы с вами продолжаем учиться строить логические формулы, решать логические задачи, а также научимся выполнять вычисления по логическим схемам и записывать соответствующие логические выражения.

II. Актуализация знаний. (20 мин) Ваше домашнее задание, я успела проверить до начала урока и хочу сделать вывод, что с заданиями справились почти все ребята за исключением. Сейчас мы с вами проведем небольшое тестирование по теоретическим аспектам изучаемой с вами темы, и поступим следующим образом: _______________выполняют тестирование на ПК, остальные на местах, для этого на ваших партах есть листочки, а _________ выполнит задание у доски. Запишите фамилию и класс. Приступили, время на выполнения тестового задания – 5 минут.

ТЕСТ на местах.

В это время кто-то из учащихся (средний уровень) выполняет задание у доски.

ЗАДАНИЕ. Построить таблицы истинности и определить являются ли они тождественно истинными или тождественно ложными:

1) (ложная)

После выполнения всех заданий, учащимся предлагается разделится на группы по половому признаку, для решения данной задачи:

Формализуйте предостережение, которое одна жительница древних Афин сделала своему сыну, собиравшемуся заняться политической деятельностью: “Если ты будешь говорить правду, то тебя возненавидят люди. Или, если ты будешь лгать, то тебя возненавидят боги. Но ты должен говорить правду или лгать. Значит, тебя возненавидят люди или возненавидят боги ”.

Формализуйте также ответ сына: “Если я буду говорить правду, то боги будут любить меня. Или, если я буду лгать, то люди будут любить меня. Но я должен говорить правду или лгать. Значит, меня будут любить боги или меня будут любить люди ”.

Ответ. Решение. Введем обозначения для логических высказываний: а – “ты будешь говорить правду” ; b – “тебя возненавидят люди” ; c – “тебя возненавидят боги” . Договоримся считать, что некоторое заданное высказывание x истинно, если нет оговорки. так можно записать предостережение матери
. а так ответ сына

III. Объяснение нового материала. (15 мин)

Поскольку любая логическая операция может быть представлена в виде комбинации трех основных, любые устройства компьютера, производящие обработку или хранение информации, могут быть собраны из логических элементов как из кирпичиков.

Логические элементы компьютера оперируют с сигналами, представляющими собой электрические импульсы. Есть импульс – логическое значение сигнала 1. нет импульса - логическое значение сигнала 0.

Схема И

Схема И реализует конъюнкцию двух или более логических значений.

Условное обозначение на структурных схемах схемы И с двумя входами представлено на рис.1 Связь между выходом z этой схемы и входами x и y описывается соотношением: z = x×y (читается как "x и y" ).

Таблица 1

Единица на выходе схемы И будет тогда и только тогда, когда на всех входах будут единицы. Когда хотя бы на одном входе будет ноль, на выходе также будет ноль.

Схема ИЛИ

Схема ИЛИ реализует дизъюнкцию двух или более логических значений.

Когда хотя бы на одном входе схемы ИЛИ будет единица, на её выходе также будет единица.

Условное обозначение схемы ИЛИ представлено на рис. 2. Связь между выходом z этой схемы и входами x и y описывается соотношением: z = x v y (читается как "x или y ").

Схема НЕ

Схема НЕ (инвертор) реализует операцию отрицания. Связь между входом x этой схемы и выходом z можно записать соотношением z = , где читается как "не x " или "инверсия х ".

Если на входе схемы 0, то на выходе 1. Когда на входе 1, на выходе 0 . Условное обозначение инвертора - на рисунке 3

Таблица 3

V . Закрепление материала. (5 мин)

Вместе с учащимися разбор задания: например, для вычисления логического выражения: 1 или 0 и 1 нарисуем схему, отражающую последовательность выполнения логических операций. Цифры в начале входящих стрелок – логические операнды; цифры в конце входящих стрелок – результаты операций.

Здесь наглядно видно, как выполняется последовательность действий. Теперь слева-направо припишем к выходящим стрелкам результаты операций.

Задание. Выполнить вычисления по логическим схемам.

VI. Подведение итогов.

Итак, ребята сегодня мы с вами закрепили пройденный материал, усвоили новый. Какие вопросы по теме у вас появились ко мне. Запишите домашнее задание.

1. Дано выражение, построить логическую схему. Не (1 и (0 или 1) и 1)
2. Выполнить вычисления по логическим схемам. Записать соответствующее логическое выражение.

Вам предлагается оформить работу: «Решение логических задач». Вы можете решить задачи представленные на стенде, или найти их в сети Интернет.

Итог тестирования: «5» - 4 «4» - 6 «3»- 3

Самоанализ урока в 11 «б» классе «Логические элементы компьютера»

Учитель Семенцова С.В.

1. Реальные учебные возможности – высокий уровень интеллекта (20%). Особенности класса – учащиеся класса не умеют выражать свои мысли, не умеют строить логическую цепочку своих рассуждений.
2. Место урока в теме – 7 урок
3. Связь с предыдущими – умение работать в двоичной системе счисления
4. Специфика урока – введение новых понятий и обобщение их для выполнения расчетов логических схем.
5. Тип урока – Урок объяснения нового материала, первичного закрепления знаний.
6. Задачи, решаемые на уроке:
   • Обучающая:
     • выработка умения получения искомого результата, исходя из условия
     • выработка умения организации последовательности действий
   • Развивающая:
     • выработка умения поставить задачу
     • развитие логического мышления
     • развитие познавательных интересов
     • систематизация полученных знаний
   • Воспитывающая
     • развитие самостоятельности
7. Комплексность задач – обеспечена, взаимосвязь – тоже.
8. Главная задача – самостоятельность, не шаблон, а мыслительный процесс (развитие логического мышления)
9. Особенности класса учтены.
10. Выбранная структура урока отвечает теме, т.к. решает главную задачу, подводит учеников к решаемой проблеме, теоретический материал полностью подготавливает учеников к выполнению практической работы, умению решать задачи
11. Время распределено равномерно. Между этапами присутствуют логические связки, одно вытекает из другого.
12. Акцент урока – этапы решения задач
13. Методы: Информационный (словесный), наглядный, иллюстративный, репродуктивный
14. Дифференцированный подход необходим в самостоятельной работе, т.к. могут возникнуть трудности при работе с конкретной задачей.
15. Контроль усвоения ЗУН – решение различного рода занятий
16. Во время урока используется: ПК(тестирование) + раздаточный материал + наглядные пособия
17. Психологическая атмосфера поддерживается непринужденной беседой, разговором, обсуждением.
18. Перегрузок нет, т.к. постоянно идет смена учебной деятельности. Нормы СанПиН выдержаны.

Недостатки

1. Слабая активность класса. Была необходима постановка перед учащимися проблем, которые нужно было решать для выполнения заданий.
2. Отсутствовали запасные методические ходы, необходимые для более слабых групп. Во время объяснения материала – более четкое проговаривание каждого этапа.

- Коэффициент объединения по входу К об - число входов, с помощью которых реализуется логическая функция.

- Коэффициент разветвления по выходу К раз показывает, какое число логических входов устройств этой же серии может быть одновременно присоединено к выходу данного логического элемента.

- Быстродействие характеризуется временем задержки распространения сигналов через ЛЭ и определяется из графиков зависимости от времени входного и выходного сигналов (Рисунок 10). Различают время задержки распространения сигнала при включенииЛЭ t 1,0 зд.р , время задержки сигнала при выключении t 0,1 зд.р и среднее время задержки распространения t 1,0 зд.р ср .

Рисунок 10 К определению времени задержки распространения сигнала ЛЭ

Средним временем задержки распространения сигнала называют интервал времени, равный полусумме времён задержки распространения сигнала при включении и выключении логического элемента:

t зд.р ср = (t 1,0 зд.р + t 0,1 зд.р )/2

- Напряжение высокого U 1 и низкого U 0 уровней (входные U 1 вх и выходные U 0 вых ) и их допустимая нестабильность. Под U 1 и U 0 понимают номинальные значения напряжений «Лог.1» и «Лог.0»; нестабильность выражается в относительных единицах или в процентах.

- Пороговые напряжения высокого U 1 пор и низкого U 0 пор уровней. Под пороговым напряжением понимают наименьшее (U 1 пор ) или наибольшее (U 0 пор ) значение соответствующих уровней, при котором начинается переход логического элемента в другое состояние. Эти параметры определяются с учётом разброса параметров соответствующей серии в рабочем диапазоне температур; в справочниках часто приводится одно усреднённое значение U ПОР .

- Входные токи I 0 вх, I 1 вх соответственно при входных напряжениях низкого и высокого уровней.

- Помехоустойчивость. Статическая помехоустойчивость оценивается по передаточным характеристикам логического элемента как минимальная разность между значениями выходного и входного сигналов относительно порогового значения с учётом разброса параметров в диапазоне рабочих температур:

U - ПОМ = U 1 вых .min – U ПОР

U + ПОМ = U ПОР – U 0 вых .min

В справочных данных обычно приводится одно допустимое значение помехи, которое не переключает ЛЭ при допустимых условиях эксплуатации.

- Потребляемая мощность P пот или ток потребления I пот.

- Энергия переключения - работа, затрачиваемая на выполнение единичного переключения. Это интегральный параметр, используемый для сравнения между собой микросхем различных серий и технологий. Он находится как произведение потребляемой мощности и среднего времени задержки распространения сигнала.

3.2 Транзисторно-транзисторная логика

Элементы транзисторно-транзисторной логики (ТТЛ) составляют базу микросхем среднего и высокого быстродействия. Разработано и используется несколько вариантов схем, имеющих различные параметры.

Рисунок 11 Логические элементы И-НЕ с простым а) и сложным б) инвертором

3.2.1 ТТЛ элемент И-НЕ с простым инвертором

В состав такого элемента входит многоэмиттерный транзистор VT1 (рисунок 11,а), осуществляющий логическую операцию И и транзистор VT2, реализующий операцию НЕ.

Многоэмиттерный транзистор (МЭТ) является основой ТТЛ. При наличии на входах схемы т.е. эмиттерах МЭТ сигнала U 0 =U КЭ.нас эмиттерные переходы смещены в прямом направлении и через VT1 протекает значительный базовый ток I Б 1 =(E–U БЭ.нас –U КЭ.нас )/R Б , достаточный для того, чтобы транзистор находился в режиме насыщения. При этом напряжение коллектор-эмиттер VT 1 U КЭ.нас =0,2 В. Напряжение на базе транзистора VT2, равное U 0 +U КЭ.нас =2U КЭ.нас <U БЭ.нас и транзистор VT2 закрыт. Напряжение на выходе схемы соответствует уровню логической «1». В таком состоянии схема будет находиться, пока хотя бы на одном из входов сигнал равен U 0 .

Если входное напряжение повышать от уровня U 0 на всех входах одновременно, или на одном из входов при условии, что на остальные входы подан сигнал логической «1», то входное напряжение на базе повышается и при U б =U вх +U КЭ.нас =U БЭ.нас и транзистор VT2 откроется. В результате увеличится ток базы VT2, который будет протекать от источника питания через резистор R б и коллекторный переход VT1, и транзистор VT2 перейдёт в режим насыщения. Дальнейшее повышение U ВХ приведёт к запиранию эмиттерных переходов транзистора VT1, и в результате он перейдёт в режим, при котором коллекторный переход смещён в прямом направлении, а эмиттерные - в обратном (Инверсный режим включения). Напряжение на выходе схемы U ВЫХ =U КЭ.нас =U 0 (транзистор VT2 в насыщении).

Таким образом, рассмотренный элемент осуществляет логическую операцию И-НЕ.

Простейшая схема элемента ТТЛ имеет ряд недостатков. При последовательном включении таких элементов, когда к выходу элемента подключаются эмиттеры других таких же элементов, ток, потребляемый от ЛЭ, увеличивается, уменьшается напряжение высокого уровня (лог. «1»). Поэтому элемент обладает низкой нагрузочной способностью. Это обусловлено наличием больших эмиттерных токов многоэмиттерного транзистора в инверсном режиме, которые потребляются от ЛЭ транзисторами-нагрузками.

Кроме того, эта схема имеет малую помехоустойчивость по отношению к уровню положительной помехи: U + ПОМ =U БЭ.нас –U 0 =U БЭ.нас –2U КЭ.нас . Для устранения указанных недостатков используют схемы ТТЛ со сложным инвертором (Рисунок 11,б).

3.2.2 ТТЛ элемент со сложным инвертором

Схема ТТЛ со сложным инвертором (рисунок 11,б) также, как и схема с простым инвертором, осуществляет логическую операцию И-НЕ. При наличии на входах напряжения лог. «0» многоэмиттерный транзистор VT1 находится в режиме насыщения, а транзистор VT2 закрыт. Следовательно, закрыт и транзистор VT4, поскольку ток через резистор R4 не протекает и напряжение на базе VT4 U бэ 4 ="0". Транзистор VT3 открыт, так как его база подключена к источнику питания E через резистор R2. Сопротивление резистора R3 невелико, поэтому VT3 работает как эмиттерный повторитель. Через транзистор VT3 и открытый диод VD протекает ток нагрузки логического элемента и выходное напряжение, соответствующее уровню лог. «1», равно напряжению питания за минусом падения напряжения U БЭ.нас , падения напряжения на открытом диоде U д =U БЭ.нас и небольшого падения напряжения на сопротивлении R 2 от тока базы VT2: U ¹=E –2U КЭ.нас – R 2 I Б 2 = U n– 2U БЭ.нас .

Рассмотренному режиму соответствует участок 1 передаточной характеристики логического элемента ТТЛ (рисунок 12.а)

Рисунок 12 Характеристики базового ЛЭ серии 155:

а – передаточная, б – входная.

При увеличении напряжения на всех входах потенциал базы VT2 возрастает и при U ВХ =U 0 пор транзистор VT2 открывается, начинает протекать коллекторный ток I K 2 через резисторы R2 и R4. В результате базовый ток VT3 уменьшается, падение напряжения на нём увеличивается и выходное напряжение снижается (участок 2 на рисунке 12). Пока на резисторе R4падение напряжения U R 4 <U БЭ.нас транзистор VT4 закрыт. Когда U ВХ =U ¹ пор =2U БЭ.нас –U КЭ.нас открывается транзистор VT4. Дальнейшее увеличение входного напряжения приводит к насыщению VT2 и VT4 и переходу VT1 в инверсный режим (участок 3 на рисунке 12). При этом потенциал точки «а » (см. рисунок 11,б) равен U a =U БЭ.нас +U КЭ.нас , а точки «б » - U б =U КЭ.нас , следовательно, U аб =U а –U б =U БЭ.нас . Для отпирания транзистора VT3 и диода VD1 требуется U аб ≥2U БЭ.нас . Так как это условие не выполняется, то VT3 и VD1 оказываются закрытыми и напряжение на входе схемы равно U КЭ.нас =U 0 (участок 4 на рисунке 12).

При переключении имеются промежутки времени, когда оба транзистора VT3 и VT4 открыты и возникают броски тока. Для ограничения амплитуды этого тока в схему включают резистор с небольшим сопротивлением (R 3 =100–160 Ом).

При отрицательном напряжении на эмиттерах МЭТ большем 2 В развивается туннельный пробой и входной ток резко увеличивается. Для защиты ЛЭ от воздействия отрицательной помехи в схему введены диоды VD2, VD3, которые ограничивают её на уровне 0,5–0,6В.

При положительном напряжении больше (4–4,5) В входной ток также увеличивается, поэтому для подачи на входы ЛЭ лог. «1» нельзя подключать входы к напряжению питания +5 В.

При практическом применении ЛЭ ТТЛ неиспользованные входы можно оставлять свободными. Однако при этом снижается помехоустойчивость из-за воздействия наводок на свободные выводы. Поэтому их обычно или объединяют между собой, если это не ведёт к превышению для предшествующего ЛЭ, или подключают к источнику питания +5 В через резистор R=1 кОм, ограничивающий входной ток. К каждому резистору можно подключать до 20 входов. Таким методом уровень лог. «1» создаётся искусственно.

Помехоустойчивость элемента ТТЛ со сложным инвертором:

U + пом = U 1 пор – U 0 = 2U БЭ.нас – 2U КЭ.нас

U – пом = U 1 – U 1 пор = E – 4U БЭ.нас + U КЭ.нас

Быстродействие элементов ТТЛ, определяемое временем задержки распространения сигнала при включении t 1,0 зад.р и выключении t 0,1 зад.р , зависит от длительности процессов накопления и рассасывания неосновных носителей в базах транзисторов, перезарядки емкостей коллекторных СК и эмиттерных СЭ ёмкостей переходов. Поскольку при работе элемента ТТЛ открытые транзисторы находятся в состоянии насыщения, то существенный вклад в увеличение инерционности ТТЛ вносит время рассасывания неосновных носителей при запирании транзисторов.

Элементы ТТЛ со сложным инвертором имеют большой логический перепад, малую потребляемую мощность, высокое быстродействие и помехоустойчивость. Типичные значения параметров ТТЛ следующие: U пит =5 В; U 1 ≥2,8 В; U 0 ≤0,5 В; t зд.ср =10…20 нс; P пот.ср =10…20 мВт; K раз =10.

При практическом применении ЛЭ ТТЛ неиспользованные входы можно оставлять свободными. Однако при этом снижается помехоустойчивость из-за воздействия наводок на свободные выводы. Поэтому их обычно или объединяют между собой, если это не ведёт к превышению для предшествующего ЛЭ, или подключают к источнику питания +5 В через резистор R=1 кОм, ограничивающий входной ток. К каждому резистору можно подключать до 20 входов.

3.2.3 Элементы ТТЛШ

С целью увеличения быстродействия элементов ТТЛ, в элементах ТТЛШ используются транзисторы Шотки, представляющие собой сочетание обычного транзистора и диода Шотки, включённого между базой и коллектором транзистора. Поскольку падение напряжения на диоде Шотки в открытом состоянии меньше, чем на обычном p-n-переходе, то большая часть входного тока протекает через диод и только его малая доля втекает в базу. Поэтому транзистор не входит в режим глубокого насыщения.

Следовательно, накопление носителей в базе из-за их инжекции через коллекторный переход практически не происходит. В связи с этим имеет место увеличение быстродействия транзисторного ключа с барьером Шотки в результате уменьшения времени нарастания тока коллектора при включении и времени рассасывания при выключении.

Среднее время задержки распространения сигнала элементов ТТЛ с диодами Шотки (ТТЛШ) примерно в два раза меньше по сравнению с аналогичными элементами ТТЛ. Недостатком ТТЛШ является меньшая по сравнению с аналогичными элементами ТТЛ помехоустойчивость U + пом из-за большего значения U 0 и меньшего U пор .

3.2.4 Элементы ТТЛ с тремя выходными состояниями -

имеют дополнительный вход V - вход разрешения (рисунок 13,а). При подаче на этот вход напряжения U 0 транзистор VT5 открыт и насыщен, а транзисторы VT6 и VT7 закрыты и поэтому не влияют на работу логического элемента. В зависимости от комбинации сигналов на информационных входах на выходе ЛЭ может быть сигнал с уровнем «лог. 0» или «лог. 1». При подаче на вход V напряжения с уровнем «лог. 1» транзистор VT5 закрывается, а транзисторы VT6 и VT7 открываются, напряжение на базе транзистора VT3 уменьшается до уровня U БЭ.нас +U д, транзисторы VT2, VT3, VT4 закрываются и ЛЭ переходит в высокоимпедансное (третье) состояние, то есть отключается от нагрузки.

На рисунке 13,б показано УГО этого элемента. Значок ∇ указывает на то, что выход имеет три состояния. Значок E ∇ «Разрешение третьего состояния» указывает, что сигналом =0 ЛЭ переводится в третье (высокоомное) состояние.

Для уменьшения помех по цепи питания в точках подключения к шинам групп ЛЭ устанавливают развязывающие керамические конденсаторы ёмкостью порядка 0,1 мкФ на один корпус. На каждой плате между цепью питания и общей шиной 1–2 электролитических конденсатора ёмкостью 4,7–10 мкФ.

Рисунок 13 Логический элемент ТТЛ И-НЕ с тремя выходными состояниями а) и его УГО б).

В таблице 7 приведены параметры некоторых серий ЛЭ ТТЛ.

Таблица 7 Параметры некоторых серий логических элементов ТТЛ

ПАРАМЕТРЫ	СЕРИИ
	Универсальные	Высокого быстродействия		Микромощные
	133, 155	К531	КР1531	К555	Кр1533
Входной ток I 0 ВХ , мА	-1,6	-2,0	-0,6	-0,36	-0,2
Входной ток I 1 ВХ , мА	0,04	0,05	0,02	0,02	0,02
Выходное напряжение U 0 ВЫХ , В	0,4	0,5	0,5	0,5	0,4
Выходное напряжение U 1 ВЫХ , В	2,4	2,7	2,7	2,7	2,5
Коэффициент разветвления по выходу K РАЗ	10	10	10	20	20
Коэффициент объединения по входу K ОБ	8	10	-	20	-
Время задержки распространения сигнала t ЗАД.ср	19	4,8	3,8	20	20
Потребляемый ток, мА:
I 0 ПОТ (при U 0 ВЫХ )	22	36	10,2	4,4	3
I 1 ПОТ (при U 1 ВЫХ )	8	16	2,8	1,6	0,85
	0,4	0,3	0,3	0,3	0,4
Напряжение питания, В	5	5	5	5	5
Выходные токи, мА:
I 0 ВЫХ	16	20	20	8	4
I 1 ВЫХ	-0,4	-1	-1	-0,4	-0,4
Средняя потребляемая мощность на элемент, мВт	10	19	4	2	1,2

3.3 Эмиттерно-связанная логика

Основой эмиттерно-связанной логики (ЭСЛ) является быстродействующий переключатель тока (Рисунок 14,а). Он состоит из двух транзисторов, в коллекторную цепь которых включены резисторы нагрузки R К, а в цепь эмиттеров обоих транзисторов - общий резистор Rэ, по величине значительно больший Rк. На вход одного из транзисторов подаётся входной сигнал U вх, а на вход другого - опорное напряжение U оп. Схема симметрична, поэтому в исходном состоянии (U вх =U оп) и через оба транзистора протекают одинаковые токи. Через сопротивление Rэ протекает общий ток I О.

Рисунок 14 Эмиттерно-связанная логика: а) переключатель тока;

б) упрощенная принципиальная схема

При увеличении U вх ток через транзистор VT1 увеличивается, возрастает падение напряжения на сопротивлении R э, транзистор VT2 подзакрывается и ток через него уменьшается. При входном напряжении, равном уровню лог «1» (U вх =U 1), транзистор VT2 закрывается и весь ток протекает через транзистор VT1. Параметры схемы и ток I 0 выбираются таким образом, чтобы транзистор VT1 в открытом состоянии работал в линейном режиме на границе области насыщения.

При уменьшении U вх до уровня лог. «0» (U вх =U 0), наоборот, транзистор VT1 закрыт, а транзистор VT2 находится в линейном режиме на границе с областью насыщения.

В схеме ЭСЛ (Рисунок 14,б) параллельно транзистору VT1 включается ещё один или несколько транзисторов (в зависимости от коэффициента объединения по входу), которые составляют одно из плеч переключателя тока. К выходам ЛЭ для повышения нагрузочной способности подключены два эмиттерных повторителя VT4 и VT5.

При подаче на все входы или на один из них, например, первый, сигнала U ВХ 1 =U 1 , транзистор VT1 открывается и через него протекает ток I 0 , а транзистор VT3 закрывается.

U ВЫХ 1 = U 1 – U БЭ.нас = U 0

U ВЫХ 2 = U ПИТ – U БЭ.нас = U 1

Таким образом, по первому выходу данная схема реализует логическую операцию ИЛИ-НЕ, а по второму - операцию ИЛИ. Нетрудно видеть, что пороговое напряжение U ПОР =U ОП , логический перепад ΔU =U 1 -U 0 =U БЭ.нас и помехоустойчивость схемы U + ПОМ =U - ПОМ =0,5U БЭ.нас .

Входные токи элемента, а следовательно, и токи нагрузки ЭСЛ малы: I 0 ВХ ≈0, ток I 1 ВХ равен базовому току транзистора, работающего на границе области насыщения, а не в области насыщения. Поэтому нагрузочная способность элемента велика и коэффициент разветвления достигает 20 и более.

Поскольку логический перепад невелик, то нестабильность напряжения источника питания существенно влияет на помехоустойчивость ЭСЛ. Для повышения помехоустойчивости в схемах ЭСЛ заземляют не отрицательный полюс источника питания, а положительный. Это делается для того, чтобы большая доля напряжения помехи падала на большом сопротивлении R э и только малая её доля попадала на входы схемы.

При совместном использовании ЛЭ ЭСЛ и ТТЛ между ними приходится включать специальные микросхемы, которые согласуют уровни логических сигналов. Их называют преобразователями уровней (ПУ).

Высокое быстродействие ЭСЛ обусловлено следующими основными факторами:

1 Открытые транзисторы не находятся в насыщении, поэтому исключается этап рассасывания неосновных носителей в базах.

2 Управление входными транзисторами осуществляется от эмиттерных повторителей предшествующих элементов, которые, имея малое выходное сопротивление, обеспечивают большой базовый ток и, следовательно, малое время открывания и закрывания входных и опорного транзисторов.

Все эти факторы в комплексе обеспечивают малое время фронта и среза выходного напряжения элементов ЭСЛ.

Для ЭСЛ характерны следующие средние параметры: U пит =–5В; U 1 =–(0,7–0,9)В; U 0 =–(1,5–2)В; tЗ Д.ср =3–7 нс; P пот =10–20 мВт.

Перспективными считаются серии К500 и К1500, причём серия К1500 относится к числу субнаносекундных и имеет время задержки распространения менее 1 нс. (Таблица 8).

Таблица 8 Параметры основных серий ЛЭ ЭСЛ

Параметры	Серии
	К500	К1500
Входной ток I 0 ВХ ,мА	0,265	0,35
Входной ток I 1 ВХ , мА	0,0005	0,0005
Выходное напряжение U 0 ВЫХ , В	-1,85…-1,65	-1,81…-1,62
Выходное напряжение U 1 ВЫХ , В	-0,96…-0,81	-1,025…-0,88
Выходное пороговое напряжение, В:
U 0 ВЫХ.пор	-1,63	-1,61
U 1 ВЫХ.пор	-0,98	-1,035
Время задержки распространения, нс	2,9	1,5
Допустимое напряжение помехи, В	0,125	0,125
Коэффициент разветвления K РАЗ	15	-
Напряжение питания, В	-5,2; -2,0	-4,5; -2,0
Потребляемая мощность на элемент, мВт	8…25	40

3.4 Транзисторная логика с непосредственными связями (ТЛНС)

В схеме элемента ТЛНС сопротивление нагрузки включено в цепь соединенных коллекторов двух транзисторов (Рисунок 15,а). Входные сигналы X1 и X2 подаются на базы этих транзисторов. Если X1 и X2 одновременно равны «лог 0», то оба транзистора закрыты и на выходе схемы будет высокий потенциал Y=1. Если хотя бы на один, или на оба входа, подать высокий потенциал «лог 1», то один или оба транзистора открыты и на выходе схемы будет низкий потенциал Y=0. Таким образом, схема выполняет операцию ИЛИ-НЕ.

Рисунок 15 ЛЭ НСТЛ а) и входные характеристики транзисторов нагрузки б).

Как видно, схема элемента НСТЛ предельно проста, однако у неё есть существенный недостаток. Когда на выходе элемента установлен потенциал лог. «1», на базы транзисторов нагрузок, как показано на рисунке 15,а пунктиром, подаётся постоянный потенциал U ¹. Из-за разброса параметров транзисторов (см. рисунок 15,б), токи баз транзисторов могут существенно различаться. В результате один из транзисторов может войти в глубокое насыщение, а другой - находиться в линейном режиме. При этом уровни «лог.1» будут существенно различаться, что неизменно приведёт к сбоям в работе устройства в целом. Поэтому схема ЛЭ НСТЛ применяется только на транзисторах, управляемых напряжением.

3.5 Интегральная инжекционная логика

Элементы интегральной инжекционной логики (И²Л) не имеют аналогов в дискретной схемотехнике и могут быть реализованы только в интегральном исполнении (рисунок 16,а). Элемент И²Л состоит из двух транзисторов: горизонтальный p-n-p-транзистор выполняет роль инжектора, а вертикальный многоколлекторный n-p-n-транзистор работает в режиме инвертора. Общая область n-типа служит базой p-n-p-транзистора, а также эмиттером n-p-n-транзистора и подключается к «заземлённой» точке. Коллектор p-n-p-транзистора и база n-p-n-транзистора также являются общей областью. Эквивалентная схема приведена на рисунке 16,б.

Рисунок 16 Транзистор с инжекционным питанием: а - структурная схема, б - эквивалентная схема, в - эквивалентная схема с генератором тока.

В цепь эмиттер-база инжектора подаётся напряжение питания U ПИТ . Минимальное напряжение источника определяется падением напряжения на эмиттерном переходе: U КЭ.нас =0,7 В. Но для стабилизации тока эмиттера I 0 последовательно с источником включается резистор R и берут напряжение источника питания U ПИТ =1…1,2 В. При этом p-n-переход эмиттер-база VT1 открыт и имеет место диффузия дырок к коллекторному переходу. По мере движения к коллектору часть дырок рекомбинируют с электронами, но их значительная часть достигает коллекторного перехода и, пройдя через него, попадают в p-базу инвертора (транзистора VT2). Этот процесс диффузии, т.е. инжекции дырок в базу идёт постоянно, независимо от входного воздействия.

Если напряжение на базе VT2 U вх =U 0 , что соответствует замкнутому состоянию ключа S, дырки, попадающие в p-базу инвертора, беспрепятственно стекают к отрицательному полюсу источника питания. В цепи коллектора транзистора VT2 ток не протекает и это эквивалентно разомкнутому состоянию коллекторной цепи VT2. Такое состояние выходной цепи соответствует напряжению лог. «1».

При U вх =U 1 (ключ S разомкнут) дырки в p-базе инвертора накапливаются. Потенциал базы начинает повышаться и соответственно понижаются напряжения на переходах VT2 до тех пор, пока эти переходы не откроются. Тогда в коллекторной цепи транзистора VT2 будет протекать ток и разность потенциалов между эмиттером и коллектором инвертора (транзистора VT2) будет близка к нулю, т.е. этот транзистор представляет собой короткозамкнутый участок цепи, и это состояние будет соответствовать уровню лог. «0». Таким образом, рассмотренный элемент выполняет роль ключа.

Как известно, коллекторный ток транзистора, включённого в схему с общей базой, не зависит от изменения напряжения на коллекторе в широких пределах. Транзистор VT1 включён в схему с ОБ. Из теории работы биполярного транзистора известно, что его выходная характеристика, снятая при постоянном токе эмиттера, почти горизонтальна, то есть ток коллектора не зависит от напряжения на коллекторе. Поэтому он может быть заменён эквивалентным генератором тока. В соответствии с теоремой об эквивалентном генераторе тока, прибавление или вычитание от источника тока постоянного напряжения не влияет на величину тока этого генератора. В соответствии с этим схема транзистора с инжекционным питанием представляется более простой эквивалентной схемой, приведённой на рисунке 16,в.

Если U вх =U 1 , то ток I 0 от генератора тока втекает в базу VT2, открывая его. При этом U вх =U 0 . Если U вх =U 0 , то ток I 0 замыкается на «землю», транзистор VT2 закрыт и U вых =U 1 .

Рисунок 17 Интегральная инжекционная логика (И²Л): схема элемента ИЛИ-НЕ а) и реализация логической функции И б).

Применение многоколлекторного транзистора позволяет поделить общий коллекторный ток VT2 на несколько одинаковых порций, достаточных для управления входом одного аналогичного элемента. Благодаря этому становится возможным применение простейшей схемы логического элемента ИЛИ-НЕ, приведённой на рисунке 17,а. Эта схема подобна схеме элемента НСТЛ (см. рисунок 15,а). В отличие от схемы элемента ИЛИ-НЕ НСТЛ, в элементе ИЛИ-НЕ И²Л не требуется даже резистор в цепи объединённых коллекторов, поскольку питание коллекторная цепь получает от генератора тока последующего каскада.

На рисунке 17,б приведена схема, реализующая логическую функцию И. При подаче на оба входа (X1 и X2) сигнала лог. «0» на объединённых коллекторах инверторов (VT3 и VT4) будет уровень лог. «1». Когда на один из входов, или на оба входа одновременно, подаётся сигнал лог. «1», на выходе схемы имеем сигнал лог. «0», что соответствует выполнению логической операции И.

Элементы И²Л занимают малую площадь на подложке, имеют незначительные потребляемую мощность и энергию переключения. Для них характерны следующие параметры: U ПИТ =1 В; t зад.ср =10…100 нс; K раз =3,5; K об =1.

3.6 Логические элементы на МОП-транзисторах

В логических элементах на МОП-транзисторах используется два типа транзисторов: управляющие и нагрузочные. Управляющие - имеют короткий, но достаточно широкий канал и поэтому имеют высокое значение крутизны и управляются малым напряжением. Нагрузочные, наоборот, имеют более длинный, но узкий канал, поэтому имеют более высокое выходное сопротивление и выполняют роль большого активного сопротивления.

3.6.1 Логические элементы на ключах с динамической нагрузкой

Логические элементы на ключах с динамической нагрузкой состоят из одного нагрузочного и нескольких управляющих транзисторов. Если управляющие транзисторы включены параллельно, то, как и в НСТЛ (см. рисунок 15,а), элемент осуществляет логическую операцию ИЛИ-НЕ, а при последовательном соединении - операцию И-НЕ (рисунок 18,а,б).

Рисунок 18 Схемы элементов МОП ТЛ: а) – ИЛИ-НЕ, б) – И-НЕ.

При наличии на входах X1 и X2 напряжения U ВХ =U 0 <U ЗИ.пор управляющие транзисторы VT1 и VT2 закрыты. При этом напряжение на выходе соответствует уровню лог. «1». Когда на одном или на обоих входах элемента действует напряжение U ВХ =U 1 >U ЗИ.пор , то на выходе имеем лог. «0», что соответствует выполнению логической операции ИЛИ-НЕ.

В схеме элемента И-НЕ управляющие транзисторы включены последовательно, поэтому уровень лог. «0» на выходе схемы имеет место только при единичных сигналах на обоих входах.

Элементы МОП ТЛ имеют высокую помехоустойчивость, большой логический перепад, малую потребляемую мощность и сравнительно низкое быстродействие. Для элементов на низкопороговых МОП-транзисторах обычно U ПИТ =5…9 В, а на высокопороговых U ПИТ =12,6…27 В. Основные параметры МОП ТЛ: P пот =0,4…5 мВт, t ЗД.ср =20…200 нс; U 0 ≤1 В; U 1 ≈7 В.

3.6.2 Логические элементы на комплементарных ключах

Комплементарный ключ состоит из двух МОП-транзисторов с каналами разного типа проводимости, входы которых соединены параллельно, а выходы последовательно (рисунок 19,а). При напряжении на затворах, больших порогового, для транзистора с каналом определённого типа соответствующий транзистор открыт, а другой закрыт. При напряжении противоположной полярности, открытый и закрытый транзисторы меняются местами.

ЛЭ на комплементарных ключах (КМОП) имеют ряд неоспоримых достоинств.

Они успешно работают при изменении в широких пределах напряжения источника питания (от 3 до 15 В), что недостижимо для ЛЭ, в состав которых входят резисторы.

В статическом режиме при большом сопротивлении нагрузки ЛЭ КМОП практически не потребляют мощности.

Для них также характерны: стабильность уровней выходного сигнала и малое его отличие от напряжения источника питания; высокое входное и малое выходное сопротивления; лёгкость согласования с микросхемами других технологий.

Рисунок 19 Схемы логических элементов КМОП ТЛ: а) инвертор, б) ИЛИ-НЕ, в) И-НЕ.

Схема ЛЭ КМОП, выполняющего функцию 2ИЛИ-НЕ, приведена на рисунке 19,б. Транзисторы VT1 и VT3 имеют канал р-типа и открыты при напряжениях на затворах, близких к нулю. Транзисторы VT2 и VT4 имеют канал n-типа и открыты при напряжениях на затворах, больших порогового значения. Если на обоих или на одном из входов действует уровень лог. «1», то на выходе схемы будет сигнал лог. «0», что соответствует выполнению логической операции ИЛИ-НЕ.

Если группы ярусно и параллельно включённых транзисторов поменять местами, то будет реализован элемент, выполняющий функцию И-НЕ (рисунок 19,в). Он работает аналогично предыдущему. Транзисторы VT1 и VT3 имеют канал p-типа и открыты при напряжении на затворах, близких к нулю. Транзисторы VT2 и VT4 имеют канал n-типа и открыты при напряжениях на затворах, больших порогового значения. Если открыты оба эти транзистора, то на выходе будет установлен сигнал «лог. 0».

Таким образом, сочетание параллельного включения транзисторов с каналами p-типа электропроводности, и ярусного соединения транзисторов с каналами n-типа позволили реализовать функцию И-НЕ.

В ЛЭ КМОП очень просто реализуют элементы с тремя устойчивыми состояниями. Для этого последовательно с транзисторами инвертора включают два комплементарных транзистора VT1, VT4 (рисунок 20,а), управляемых инверсными сигналами

Рисунок 20 Инвертор с тремя выходными состояниями а); согласование ЛЭ ТТЛ с ЛЭ КМОП б).

Согласование ЛЭ ТТЛ с ЛЭ КМОП можно выполнить несколькими способами:

1) Питать ЛЭ КМОП малым напряжением (+5 В), при которых сигналы ЛЭ ТТЛ переключают транзисторы ЛЭ КМОП;

2) Использовать ЛЭ ТТЛ с открытым коллектором, в цепь выхода которых включён резистор, подключенный к дополнительному источнику напряжения (рисунок 20,б).

При хранении и монтаже следует опасаться статического электричества. Поэтому при хранении выводы микросхем электрически замыкают между собой. Монтаж их производится при выключенном напряжении питания, причём обязательно использование браслетов, с помощью которых тело электромонтажников соединяется с землёй.

ЛЭ КМОП-серий широко применяются при построении экономичных цифровых устройств малого и среднего быстродействия. Параметры некоторых серий ЛЭ КМОП типа приведены в таблице 8.

Таблица 8 Параметры некоторых серий ЛЭ КМОП типа

Параметры	серия
	176, 561, 564	1554
Напряжение питания U ПИТ , В	3…15	2…6
Выходные напряжения, В:
низкого уровня U 0 ВЫХ	<0,05	<0,1
высокого уровня U 1 ВЫХ	U ПИТ –0,05	U ПИТ –0,01
Среднее время задержки сигнала, нс:
для U ПИТ =5 В	60	3,5
для U ПИТ =10 В	20	-
Допустимое напряжение помехи, В	0,3 U ПИТ	-
Мощность, потребляемая в статическом режиме, мВт/корпус	0,1	0,1…0,5
Входное напряжение, В	0,5…(U ПИТ +0,5 В)	0,5…(U ПИТ +0,5 В)
Выходные токи, мА	1…2,6	>2,4
Мощность, потребляемая при частоте переключения f =1 МГц, U ПИТ =10 В, C н =50 пф, мВт/корпус	20	-
Тактовая частота, МГц	-	150

Электрическая схема, предназначенная для выполнения какой-либо логической операции с входными данными, называется логическим элементом. Входные данные представляются здесь в виде напряжений различных уровней, и результат логической операции на выходе - также получается в виде напряжения определенного уровня.

Операнды в данном случае подаются - на вход логического элемента поступают сигналы в форме напряжения высокого или низкого уровня, которые и служат по сути входными данными. Так, напряжение высокого уровня - это логическая единица 1 - обозначает истинное значение операнда, а напряжение низкого уровня 0 - значение ложное. 1 - ИСТИНА, 0 - ЛОЖЬ.

Логический элемент - элемент, осуществляющий определенные логические зависимость между входными и выходными сигналами. Логические элементы обычно используются для построения логических схем вычислительных машин, дискретных схем автоматического контроля и управления. Для всех видов логических элементов, независимо от их физической природы, характерны дискретные значения входных и выходных сигналов.

Логические элементы имеют один или несколько входов и один или два (обычно инверсных друг другу) выхода. Значения «нулей» и «единиц» выходных сигналов логических элементов определяются логической функцией, которую выполняет элемент, и значениями «нулей» и «единиц» входных сигналов, играющих роль независимых переменных. Существуют элементарные логические функции, из которых можно составить любую сложную логическую функцию.

В зависимости от устройства схемы элемента, от ее электрических параметров, логические уровни (высокие и низкие уровни напряжения) входа и выхода имеют одинаковые значения для высокого и низкого (истинного и ложного) состояний.

Традиционно логические элементы выпускаются в виде специальных радиодеталей - интегральных микросхем. Логические операции, такие как конъюнкция, дизъюнкция, отрицание и сложение по модулю (И, ИЛИ, НЕ, исключающее ИЛИ) - являются основными операциями, выполняемыми на логических элементах основных типов. Далее рассмотрим каждый из этих типов логических элементов более внимательно.

Логический элемент «И» - конъюнкция, логическое умножение, AND

«И» - логический элемент, выполняющий над входными данными операцию конъюнкции или логического умножения. Данный элемент может иметь от 2 до 8 (наиболее распространены в производстве элементы «И» с 2, 3, 4 и 8 входами) входов и один выход.

Условные обозначения логических элементов «И» с разным количеством входов приведены на рисунке. В тексте логический элемент «И» с тем или иным числом входов обозначается как «2И», «4И» и т. д. - элемент «И» с двумя входами, с четырьмя входами и т. д.

Таблица истинности для элемента 2И показывает, что на выходе элемента будет логическая единица лишь в том случае, если логические единицы будут одновременно на первом входе И на втором входе. В остальных трех возможных случаях на выходе будет ноль.

На западных схемах значок элемента «И» имеет прямую черту на входе и закругление на выходе. На отечественных схемах - прямоугольник с символом «&».

Логический элемент «ИЛИ» - дизъюнкция, логическое сложение, OR

«ИЛИ» - логический элемент, выполняющий над входными данными операцию дизъюнкции или логического сложения. Он так же как и элемент «И» выпускается с двумя, тремя, четырьмя и т. д. входами и с одним выходом. Условные обозначения логических элементов «ИЛИ» с различным количеством входов показаны на рисунке. Обозначаются данные элементы так: 2ИЛИ, 3ИЛИ, 4ИЛИ и т. д.

Таблица истинности для элемента «2ИЛИ» показывает, что для появления на выходе логической единицы, достаточно чтобы логическая единица была на первом входе ИЛИ на втором входе. Если логические единицы будут сразу на двух входах, на выходе также будет единица.

На западных схемах значок элемента «ИЛИ» имеет закругление на входе и закругление с заострением на выходе. На отечественных схемах - прямоугольник с символом «1».

Логический элемент «НЕ» - отрицание, инвертор, NOT

«НЕ» - логический элемент, выполняющий над входными данными операцию логического отрицания. Данный элемент, имеющий один выход и только один вход, называют еще инвертором, поскольку он на самом деле инвертирует (обращает) входной сигнал. На рисунке приведено условное обозначение логического элемента «НЕ».

Таблица истинности для инвертора показывает, что высокий потенциал на входе даёт низкий потенциал на выходе и наоборот.

На западных схемах значок элемента «НЕ» имеет форму треугольника с кружочком на выходе. На отечественных схемах - прямоугольник с символом «1», с кружком на выходе.

Логический элемент «И-НЕ» - конъюнкция (логическое умножение) с отрицанием, NAND

«И-НЕ» - логический элемент, выполняющий над входными данными операцию логического сложения, и затем операцию логического отрицания, результат подается на выход. Другими словами, это в принципе элемент «И», дополненный элементом «НЕ». На рисунке приведено условное обозначение логического элемента «2И-НЕ».

Таблица истинности для элемента «И-НЕ» противоположна таблице для элемента «И». Вместо трех нулей и единицы - три единицы и ноль. Элемент «И-НЕ» называют еще «элемент Шеффера» в честь математика Генри Мориса Шеффера, впервые отметившего значимость этой в 1913 году. Обозначается как «И», только с кружочком на выходе.

Логический элемент «ИЛИ-НЕ» - дизъюнкция (логическое сложение) с отрицанием, NOR

«ИЛИ-НЕ» - логический элемент, выполняющий над входными данными операцию логического сложения, и затем операцию логического отрицания, результат подается на выход. Иначе говоря, это элемент «ИЛИ», дополненный элементом «НЕ» - инвертором. На рисунке приведено условное обозначение логического элемента «2ИЛИ-НЕ».

Таблица истинности для элемента «ИЛИ-НЕ» противоположна таблице для элемента «ИЛИ». Высокий потенциал на выходе получается лишь в одном случае - на оба входа подаются одновременно низкие потенциалы. Обозначается как «ИЛИ», только с кружочком на выходе, обозначающим инверсию.

Логический элемент «исключающее ИЛИ» - сложение по модулю 2, XOR

«исключающее ИЛИ» - логический элемент, выполняющий над входными данными операцию логического сложения по модулю 2, имеет два входа и один выход. Часто данные элементы применяют в схемах контроля. На рисунке приведено условное обозначение данного элемента.

Изображение в западных схемах - как у «ИЛИ» с дополнительной изогнутой полоской на стороне входа, в отечественной - как «ИЛИ», только вместо «1» будет написано «=1».

Этот логический элемент еще называют «неравнозначность». Высокий уровень напряжения будет на выходе лишь тогда, когда сигналы на входе не равны (на одном единица, на другом ноль или на одном ноль, а на другом единица) если даже на входе будут одновременно две единицы, на выходе будет ноль - в этом отличие от «ИЛИ». Данные элементы логики широко применяются в сумматорах.

2.1 Основные определения

Электронные схемы, построенные только на логике, называют комбинационными. Выход или выходы зависят только от комбинации переменных на входах.

В отличие от таких же схем, содержащих элементы памяти (например, триггеры), которые называют последовательностными. Последовательностные, так как выход (выходы) зависят не только от комбинации переменных, но и от состояния элементов памяти (последовательности записи в них).

Выделяют три основных вида логических элементов: 1 Выполняют операцию сложения (сумматор). Дизъюнкция.

			F = x1 + x 2
							F = x1 + x 2 + ... + x n

2 Выполняют операцию умножения. Конъюнкция.

F = x1 x 2 ... x n

						F = x1 x2

3 Выполняют отрицание.

F = x

Логические элементы, реализующие эти операции, называют простейшими, а те, которые содержат несколько простейших, называют комбинированными.

Большая часть логических элементов сложения, умножения выполняется с отрицанием. Их типовая характеристика в статическом режиме имеет вид, изображенный на рисунке 2.1.

U пом+ U пом−

Рисунок 2.1 – Статическая характеристика логических элементов с отрицанием

U пом + – помеха, которая выводит логический элемент из устойчивого состояния

М на начало активной области в точку А (см. рисунок 2.1).

U пом − – помеха, выводящая из устойчивого состояния N в подножье активной области точки Б.

U - активная область, рабочая точка в этой области перемещается скачком,

и большинство логических элементов имеет ограничение по времени нахождения рабочей точки в этой области. Внутри между точками А и Б можно устанавливать рабочую точку только радиолюбителям.

В зависимости от цифровых величин U пом + , U пом − выделяют три вида логических схем:

- низкая помехоустойчивость (0,3÷0,4 долей вольта);

- средняя помехоустойчивость (0,4÷1 В);

- высокая помехоустойчивость (выше 1 В).

К схемам с высокой помехоустойчивостью относятся диодные логические схемы (до нескольких кВ); станковая логика (10÷15 В); комплементарная логика КМОП (6÷8 В).

По быстродействию выделяют четыре типа:

- время задержки менее 5 нс – сверхбыстродействие;

- 5÷10 нс – быстродействующая логика;

- 10÷50 нс – малое быстродействие;

- более 50 нс – медленнодействующие логические схемы.

Важным параметром является потребление мощности.

1 Выделяют микромощные логические схемы от одного до десятков мкВт на корпус. Обычно это КМОП–логика (см. КМОП–ключи) или логика с инжекционным питанием.

2 Логика со средним потреблением мощности от одного до десятков мВт на корпус. Обычно это ТТЛ–логика.

3 Логика с высоким потреблением мощности (сотни мВт на корпус).

Ранее была тенденция: чем больше потребление, тем выше быстодействие, потому что элементы транзисторов различных типов переключаются наиболее быстро в активной области (в этой области наибольшее потребление).

Выделяют

– диодные логические схемы (наиболее простые);

– транзисторно–транзисторные (ТТЛ–логика);

– эмиттерно–связная логика (ЭСЛ) – разновидность ТТЛ, отличие в эмиттерных связях, режиме и отрицательном питании, поэтому логику еще называют отрицательной в отличие от положительной логики ТТЛ (+2...5В). Для соединения, согласования их друг с другом, применяют схемы согласования ПУ (преобразователи уровня К500, ПУ124, ПУ125, К176 ПУ1, ПУ10).

– логика с инжекционным питанием И 2 Л – разновидность ТТЛ–логики (И2 – интегральная с инжекционным питанием).

– КМОП–логика – разновидность ТТЛ, но на УТ разного типа проводимости.

– ОПТЛ – (оптронные связи, транзисторная логика) дает гальваническую развязку.

– логика ПТШ, использующая полевые транзисторы Шоттки.

– логические матрицы.

По температурному запасу выделяют

– микросхемы широкого применения с температурным диапазоном -10°С…+70°С

– микросхемы специального применения -60°С… +125°С

Выделяют также по числу входов и по нагрузочной способности

– с малым числом входов m до десяти

– с большим числом входов – свыше десяти

– с малой нагрузочной способностью n, равной единице.

Под нагрузочной способностью подразумевают количество однотипных логических схем, которые можно подключить к выходу точно такой же логической схемы. Малую нагрузочную способность имеют пассивные логические схемы.

– со средней нагрузочной способностью n до десяти

– с высокой нагрузочной способностью n>10

2.2 Диодные логические схемы

Это самые простые схемы, имеют наивысшую помехоустойчивость. Число входов в среднем достигает десяти. Нагрузкой обычно является один элемент. Имеется ввиду, что нагрузка - точно такой же ЛЭ. Малая нагрузочная способность потому, что эти схемы относятся к пассивным, нет усилителей мощности. Частотный диапазон невысокий (до 1 МГц), так как объединенные параллельные диодные входы эквивалентны объединению параллельных конденсаторов, которые заряжаются, разряжаются. На это необходимо время, снижается быстродействие.

На рисунке 2.2 представлена диодно–логическая схема сложения.

Рисунок 2.2 – Диодно–логическая схема сложения

Возможны два состояния:

1 Входы соединены с землей через открытые выходы таких же логических схем. Иногда принимают это состояние эквивалентным соединению всех входов с землей посредством проводников.

2 Для того, чтобы открыть диоды необходимо подать напряжение, уровень которого в несколько раз больше зоны нечувствительности диодов.

5 В – минимальное стандартное напряжение, но оно может быть и 500 В и 5 кВ, если диоды высоковольтные. В этом случае и нагрузочная способность может быть больше единицы, но потребление схем становится большим.

Схема работает следующим образом. Принимаем, что на вход Х1 подается высокий уровень напряжения, который называется единицей. Этот уровень должен поступать с выхода точно такой же логической схемы, или каким-то другим способом, имитирующим те же условия. Но так как единица поступает только на вход Х1, то на остальных входах Х2…Хn должны быть нули. Они тоже должны быть организованы выходами таких же логических схем. В простейшем случае это могут быть проводники (перемычки), соединяющие входы Х2…Хn с землей. Следовательно, диод VD1 будет открыт, высокий уровень Х1 через VD1 проходит на выход, на котором выделяется также этот высокий уровень, из которого вычитается падение напряжения на диоде. Т.е. на выходе будет уже меньший высокий уровень, тем не менее, его называют единицей. Диоды VD2… VDn в это время будут закрыты, так как на входах Х2…Хn низкие уровни, их барьерные емкости включены параллельно, накапливают заряд.

Если теперь подать высокий уровень на вход Х2, то откроется VD2 но состояние выхода F почти не изменится, т.е. там сохраняется высокий уровень – единица. То же самое будет при подаче единицы на все входы одновременно. Таким образом, удовлетворяется операция логического сложения.

Принцип двойственности состоит здесь в том, что если единицами назвать низкие уровни на входах и на выходе, то эта логическая схема сложения будет выполнять логическую операцию умножения (см. рисунок 2.2).